UNIVERSITI SAINS MALAYSIA Peperiksaan Semester Pertama Sidang 1988/89. Litar Elektronik I

Transcription

1 UNIVERSITI SINS MLYSI Peperiksaan Semester Pertama Sidang 1988/89 EEE 206 Litar Elektronik I Tarikh: 31 Oktober 1988 Masa: 2.15 petang petang (3 jam) RBN KEPD CtON: Sila pastikan bahawa kertas peperiksaan ini mengandungi 5 muka surat berserta Lampiran (4 muka surat) bercetak dan TUJUH (7) soalan sebelum anda memulakan peperiksaan ini. Jawab LIM (5) soalan. gihan markah bagi setiap soalan diberikan di sut sebelah kanan sebagai peratusan daripada markah keseluruhan yang diperuntukkan bagi soalan berkenaan. Jawab kesemua soalan di dalam Bahasa Malaysia. 13 2/-

2 - 2 - [EEE 206] 1. (a) pakah ciri-ciri khas TTL Schottky? (10%) pakah kegunaan get pengumpul terbuka? (30%) (c) Diperlukan untuk memacu septiluh 74LS193 pada masukan jam bilangan-naik menggunakan satu 74H05. Rekabentuk litar antaramuka tersebut dan sahkan kendaliannya dalam keadaan logik rendah dan tinggi. (60%) 2. (a) Bandingkan keluarga-keluarga logik TTL dan CMOS. (25%) pakah faktor yang menghadkanbagi kipas keluar get CMOS? (nggapkan bahawa get-get yang dipacukan tersebut terdiri daripada get-get CMOS juga). (25%) (c) Diperlukan memacu suatu get CMOS menggunakan get TTL. Get Cf\DS mengguna pembekal kuasa l2v. Get-get yang ada ialah 7400, 7404 dan Pilih salah satu get yang sesuai dan rekabentuk litar antaramuka. Sahkan kendaliannya dalam keadaan logik rendah dan tinggi. (50%).. 3/- 14

3 - 3 - [EEE 206] 3. (a) Dengan bantuan gambarajah bentuk geiombang, bezakan tindakan antara monostabi1 bo1eh picu semu1a dan tak bo1eh picu semula. (20%) Pemicu Rajah (1) adalah pada 3.5v dan ambangnya pada 2V. Tentukan keadaan mantap 1itar terseut. Lakarkan bentuk ge1ombang-bentuk gelombang 1 i tar tersebut pada X" pemicu, ~ Q dan Q sete1ah pemicu menjadi rendah bagi masa yang pendek. pakah yang berlaku jika pemicu tetap rendah. 5V (80%) x is R Q Q Trigger 3.5V e----, C T ls R RJH 1: /-

4 - 4 - [EEE 206] 4. (a) Rekabentukkan suatu pengayun u~tuk menghasilk&~ suatu gelombang segiempat 50 khz menggunakan dua (50%) pakah lantunan suis? pakah masalah-masalah yang dilakukannya? Bagaimana masalah lantunan suis boleh dihapuskan? (50%) 5. Ca) Bezakan antara litar-litar logik bergabungan dan berjujukan. (30%) nalisiskan litar di dalam Rajah (2) dan lakarkan. gambarajah keadaan lengkap. Berikan penyelesai mengenai sebarang ciri-ciri khas litar ter~~but. B C (70%) Q J Q J B B Q c C ----., C ~ K K J c C K f--' Q K Q 8 ~ Q c KC f--f- CLOCK ~ ~ RJH /-

5 - 5 - [EEE 206] 6. (a) pakah peraturan-peraturan untuk tugasan keadaan litar logik jujukan segerak? (35%) Dikehendaki untuk merekabentuk suatu sistem segerak yang mensarnpelkan talian masukan. Sistem tersebut dikehendaki memberikan penunjukan setiap kali suatu tiga bit ju~ukan 110 dikesan di dalam ai.iran data yangselanjar. Lakar~ gambarajah keadaan ketat dan buat tugasan keadaan dengan memerhatikan 3 peraturan yang pertama dari tuga$an keadaan. Lukiskan litar rajah untuk sistem tersehut. (65%) 7. (a) pakah perbezaan antara Iitar logik jujukan segerak dan tak segerak? (25%) Rekabentukkan madulo ralat diri 5 pembilang cincin dengan menggunakan flip-flop J-K. (75%)

6 LMPmN [EEE 206] (i) 54/ LS/74LS193 UP/DOWN BINRY CC;>UNTER (With Separate Up/down Clocks) CONNECTION DIGRM PINOUT DESCRIPTION - The '193 I, an up/down modulo-1s binary counter. Se~ arate Count Up and Count Down ClOckS are used and In either counting mode the circuits operate synchronously. The outputs change state synchronous with the LOW-to-HIGH transitions on the clock inputs. Separate T.~mln.1 Count Up and Terminal Count Down outputs are provided which are uled as the docks for IUbtequent stage. without extra logic, thus simplifying multistage coumer designs. Individual preset Inputs allow the circuits to. be used.1 programmable counters. Both the Parallel Load ipll and the Ma.ter Reset IMRllnputs asynchronously override the clocks. For functional description and detail specifications- please refer to the '192 data sheet. LOGIC SYMBOL ORDERING CODE: See Section 9 PKGB Plastic DIPIPI Ceramic DIP 10) Flatpak If') PIM" OUT COMMERCIL GRDE Vee 0: +5.0 V ±5", T = O C to +70 C 741S13PC. 74LS193PC MILITRY GRDE Vee V±101Ml, T.. 5S C to +12S 0 C PKG TYPE 74193DC. 74LS1930C 54193DM, 54LS193DM FC, 74LS193FC 54193FM,54LSl93FM 4L 98 PL Po PI P2 P, 5 - CPu TCy io CPD TCD p-u MR Go Ql Q2 Q, 1t!!!! Vee = Pin 18 GND - Pin 8 INPUT LODING/FN-OUT: See Section 3 for U.L. definitiona PtN NMES DESCRIPTION 54/74 (U.L.) HIGHILOW CPu Count Up Clock Input (ctive Rising Edge! CPo Count Down Clock Input (cllve Rising Edge) MR synchronous Master Reset Input 1.0/1.0 (ctive HIGH) PL synchronous Parallel Load Input (ctive LOWl Po-Ps Paraltel Da.. 'npula Flip-flop Outputl 20/10 TOo Terminal Count Down (Borrow! Output 20/10 (ctive LOW. Tcu Termlna' Count Up (Carryt Output 20/10 (ctive LOW! 54n4L8 (U.L.) HIGH/LOW 0.5/ / / / ) 10/ / ).. 7/- 19

7 - 7 - LMPmN [EEE 206] (ii) ORDERING CODE: S Section & PKOI Plastic DIP IPI Ceramic OIP(O) FI.tpek If) PIN OUT CONNECTION DIGRMS PINOUT 54/ H/74H05 548/74S05 IT p- IBJvee II 54S/74S0S ~ IT pc ~ S4LS/74LSOS I rid HEX INVERTER IT ~C ~ II C II (With Open-Collector Output) COMMERCIL GRDE MILITRY GRDE Vee +5.0 V ±5~. Vee = +5.0 V. ±10lll... T" ~C to +70 C T... = _55 a C to +125 C PKG TYPE 7405PC. 74H05PC 74S05PC.74SOSPC 9 74~S05PC. 7405DC.74H050C M. 54H050M 74S0SDC. 74S05DC 54S05DM. 54S05OM S 74lS050C 54lS050M II 74S05FC. 74S05FC 54S05FM. 54S05FM -- 74LSOSFC 54LS05FM 31 GNDII!l PINOUT B ~ I-- L! ~l~ Il!J u: B 1405FC. 14H05FC 540SFM. 54H06FM ~ vcc(! ~QND IT ~, ~ INPUT LODING/FN-OUT: See Section 3.or U.L. definitions (I - '-0<] (U.L.) 54174H (U.L.) 54174S (U.L.) 54/74LS (U.L.) IT PINS HIGH/LOW HIGH/lOW HIGH/LOW HIGH/lOW Inputs 1.0/ / / Outputs OC /10 OC OC '12.5 OC 'S.O DC ND C CHRCTERISTICS: See Section 3 SYMBOL PRMETER H /14LS UNITS CONDITIONS Min M.x Min Max Min Max Min Max IceH Power SupplV m V'N = Gnd I vee = Mile IceL Current VIN = openi tplh Propagation Delay tphl tplh Propagarion Delay tphl C54S174S05 onlyl 'DC limi" Ipply over opetatinuttrllperll"'l rllllll; C limits tppiy II r", ~ +25 C Ind Vee E +5.0 v... oc - Collector ns Fig ns Fig. 3 2, 3-4 I.8/- 20

8 - 8 - LMPmN [EEE 206] (iii) 54/ H/74HOO 54S/74S00 54LS/74LSOO QUD 2-INPUT NND GTE CONNECTION DIGRMS PINOUT ORDERING CODE: See Section 9 "N COMMERCIL GRDE MIUTRY GRDE PKG8 our Vee '"' +5.0 V ±50!. Vec = +5.0 V ±10%. T:C: DoC to +70 D C T = -55-C C Plastic 7400PC.74HOOPC OIPIPI 74lSOOPC. 74SOOPC Ceramic 74000C.74HOOOC 54000M. 54HOOOM DIP LSOOOC. 74S000C 54LSOOOM, 54S00DM Flatpak 74LSOOFC. 74SOOFC 54LSOOFM. 54S00FM IF' B 7400FC.74HOOFC 5400FM. 54HOOFM PKG TYPE PINOUT B INPUT LODING/FN-OUT: See Section 3.or U.L. definitions 'INS Inputl Outputa (U.L.) 54n4H (U.L.) (U.L.) 54174LS (U.L.) HIGHILOW HIGH/LOW HIGH/LOW HIGH/LOW / / / /5.0 (2.51 DC ND C CHRCTERISTICS: See Seclion 3-. SYMBOL PRMETER 54/ H 54/ LS Min Max Min Max Min Max Min Max icch Power Supply ICCL Current IPLH Propagation Delay IPHL UNITS m CONDITIONS VIN = Gnd Vee" Max VIN::: Open ns Figs oc IImlli apply over operalinglamperalul't ranc.-; C 11I11III apply at T +25 C and Vee V.... 9/-. 21

9 - 9 - LMPmN [EEE 206] (iv) CONNECTION DIGRMS PINOUT 54/ H/74H04 548/74S04 II ~vee (! 54S/74S04 DC ~ Til u 54LS/74LS04 [i::::x.,-- :m HEXINVERTE ~ 3 T.zI C.!!J [!!J ORDERING CODE: See Section 9 CHOIT Jl PKGS PIN OUT COMMERCIL GRDE MILITRY GRDE Vee = +5.0 V ±5"", Vee = +5.0 V ±10%, T = O C to +70 C T = 55 C to +125 C 1404PC, 74H04PC PINOUT B Plastic 74S04PC. 74S04PC 9 DIP (PI 74LS04PC 74040C, 74H04DC 5404DM, 54H04DM Ceramic 74S040C.74S04OC 54S040M. 54S04DM 6... DJPCO) 0: 74LS04DC 54LS04DM tel [! c:= ~ 74S04FC. 74S04FC 54S04FM,54S04FM Flatpak 74LS04FC 54 LS04FM 31 IT ~ ~ eft Vee [I tmond B 7404FC, 74H04FC 5404FM, 54H04FM [!... 1!J [! 2:J~ ~ INPUT LODING/FN-OUT: See Section 3 for U.L. definitions IT ~ PINS 54n4 (U.L.) 54/74H (U.L.) 54n4S (U.L.) 54n4LS (U.L.) HIGH/LOW HIGH/LOW HIGH/LOW HIGH/LOW Inputs 1.0/ / /0.25 Outputs 20/ / / /5.0 (2.5) PKG TYPE DC ND C CHRCTERISTICS: See Section 3" SYMBOL PRMETER H 54n4S J 54n4LS UNITS CONDITIONS Min Max Min Max Min Max Min Max tech Power Supply ~.4 leel Current m VIN = Open/ tplh ,5 10 Propagation Delay tphl ns Fig. 3 1, 3-4 iplh Propagation Delay iphl t54174s04 only' os Fig. 3 1, 3 4 'OC limilt.pply over oper.ung lemper.lur. I.nge; C Wmitl.pply.1 T - +25"C.nd Vee V. YIN = Gnd Ivcc _ Max