Implementacione tehnologije (TTL, CMOS i BICMOS) Vanr.prof.dr.Lejla Banjanović- Mehmedović

Transcription

1 Implementacione tehnologije (TTL, CMOS i BICMOS) Vanr.prof.dr.Lejla Banjanović- Mehmedović

2 Sadržaj izlaganja Implementacione tehnologije: TTL NMOS i CMOS BICMOS Coypright: Lejla Banjanović-Mehmedović

3 Logička kola kao prekidači Logička kola tranzistori jednostavni prekidači Jednostavan prekidač kontrolisan sa ulazom x

4 Prezentacijalogičkih vrijednosti naponskim nivoima Binarne vrijednosti, struja i napon, zavisi o tehnologiji Treshold napon: 0 ili 1 Pozitivni logički sistemi: logička 0-niska vrijednost, logička 1 visoka vrijednost Negativni logički sistemi: obrnuta logika VSS = 0 V VDD = 5 V V0,max do 40 %VDD V1,min do 60 % VDD

5 Pregled logičkih familija TTL Tranzistor-tranzistorska logika TTL - bilanajčešćekorištenalogika; osnova multiemiterski transistor => ušteda prostora; većabrzinarada smanjeno je i vreme propagacije signala kod TTL kola. MOS Metal-oksid-poluprovodnik Potrošnjapo logičkom kolu je znatno manja u odnosu na bipolarna logička kola. Ovo ih čini znatno ekonomičnijim u radu. CMOS Komplementarni metal-oksid-poluprovodnik velika gustoća pakovanja, manja disipacija

6 Karakteristike logičkih familija Familija TTL: bipolarni tranzistori sa zajedničkim emiterom Strujni prekidač. Brzina: 10ns/uređaju tipično(100 MHz). Visoka dispacija snage, tipično 10mW/dev. Vrlo pouzdani, često korišteni. Napajanje= +5V, 0V. Subfamilije sa različitim karakteristikama struje.

7 Karakteristike logičkih familija FamilijaMOS:Metal-Oxide Semiconductor Logic koristi metal-oxidgate u tranzistoru sa efektom polja kao prekidač Naponski prekidači. Brzina: 100ns/uređaja tipično(10 MHz). Mala dispacija snage, tipično 1mW/uređaju Naponsko napajanje = +5, -9v. Varira Veliki gate-to-drain kapacitet ograničava brzinu.

8 Karakteristike logičkih familija FamilijaCMOS:komplementranaMOS Logika. Koristi MOS-FET tranzistore u komplementarnoj totem pole izvedbi tako da je jedan tranzistor uvijek isključen Naponski prekidači. Brzina: 50ns/uređaju tipično(20 MHz). Vrlo mala dispacija snage, tipično <.01mW. Izvrsni za baterijski vođene aplikacije. Kompleksno napajanje

9 Karakteristike logičkih familija Familija GaAs: Galium-Arsenide logički bipolarni tranzistori, koriste GaAs supstrat, značajno brži od silicija Strujni prekidači. Vrlo brzi: 0.1ns/uređaju tipično(10 GHz). Visoka dispacija snage, tipično 200mW/uređaju Naponsko napajanje = -3.5V, -5.5v, 0V. Nema margine šuma. Zahtjeva hlađenje.

10 Kriterijumi vrednovanja logičkih kola Kriterijumi vrednovanja: što veći stepen integracije što veća brzina rada i što manja discipacija.

11 Kriteriji klasifikacije logičkihkola Daljnji razvoj integriranih poluprovodičkih logičkih sklopova: BiCMOS (bipolar and CMOS) tehnologiji, koja kombinuje velike brzine BJT s malom disipacijom CMOS-a. GaAs(Gallium Arsenide) tehnologiji, u kojoj se umjesto silicija koristi GaAs, kod kojeg su pokretljivosti nosilaca nabojaznatnoveće(a time većeibrzinerada).

12 TTL logička kola

13 Naponski nivoi kod TTL-a

14 TTL invertor U Q1 Q2 Q3 Q4 I o on off on off 1 1 off on off on 0

15 TTL invertor -princip rada Kada je ulaz na nivou logičke nule, spoj BE tranzistora Q1 jedirektno polarisan, a spoj BC je inverzno polarisan. Trazistor radi u prekidačkom režimu, pa je razlika potencijala CE 0.2V, tj. 0V, te se 0 sa E prenosi na bazu Q2, tako da je tranzistor Q2 zakočen. Time je zakočen i tranzistor Q4. Napon na kolektoru tranzistora Q2 je dovoljno visok da tranzistor Q3 bude u zasićenju, pa je na izlazu logička jedinica. U Q1 Q2 Q3 Q4 I o on off on off 1 1 off on off on 0

16 TTL invertor -princip rada Kada je ulaz na nivou logičke jedinice, spoj BE tranzistora Q1 je inverzno polarisan, a spoj BC je direktnopolarisan. Strujatečepreko otpornika R1 i spoja BC tranzistora Q1 u bazu tranzistora Q2, vodećigau zasićenje. Time je uključen tranzistorq4, pa jena izlazu logička nula. U isto vreme, napon na kolektoru tranzistora Q2 je dovoljno nizak da tranzistor Q3 bude u zakočenju. Dioda D1 služi da spriječi pojavu naponskih premašaja prilikom promjena napona na ulazuitime štititranzistorq1. DiodaD2 obezbeđuje da tranzistor Q3 bude isključen. U Q1 Q2 Q3 Q4 I o on off on off 1 1 off on off on 0

17 TTL NI kolo A B Q1 Q2 Q3 I 0 0 on off off Log on off off Log on off off Log off on on Log 0

18 TTL I kolo A B Q1 Q2 Q3 Q4 I 0 0 on off off on Log on off off on Log on off off on Log off on on off Log 1

19 TTL NILI kolo A B Q1 Q2 Q3 Q4 Q5 I 0 0 on on off off off Log on off off on on Log off on on off on Log off off on on on Log 0

20 TTL ILI kolo A B Q1 Q2 Q3 Q4 Q5 Q6 I 0 0 on on off off off on Log on off off on on off Log off on on off on off Log off off on on on off Log 1

21 Multiplikacija priključka ulaza (fan in) i izlaza (fan out) Osobina logičkog kola da raspolaže sa većim brojem ulaza i izlaza, zadržavajući normalan rad. Faktor granjanja za TTL: 20 FUN-OUT: Multiplikacija izlaza se odnosi na max. broj standardnih opterećenja priključenih na izlaz logičkog kola bez narušavanja normalnog rada Faktor multiplikacije izlaza za LK1 je 3

22 MOSFET logička kola

23 Poređenje TTL-CMOS FET tranzistori su naponski upravljani za razliku od bipolarnih koji su strujno upravljani, što pojednostavljuje realizaciju. Kod TTL kola, jedan ili više tranzistora su uvijek u stanju vođenja, što zahtjeva struju i uzrokuje veću dispaciju snage. Kod CMOS kola, najmanje jedan od tranzistora u paru je zakočen (off), preventirajući protok struje i redukujući snagu značajno (u poređenju sa TTL). Protok struje u CMOS kolima je samo pri promjeni ulaza/izlaza.

24 Nedostaci i prednosti MOS tehnologije Glavni nedostatak MOS a u odnosu na bipolarna logička kola je kašnjenjekoje je kod MOS a znatno veće. Najvažnije prednosti MOSu odnosu na bipolarana logička kola su: Velika gustina pakovanjaomogućava da se više kola ugradi u jedan čip Prostija tehnička obrada pri fabrikaciji integrisanih kola i prema tome ekonomičnija proizvodnja Potrošnjapo logičkom kolu je znatno manja u odnosu na bipolarna logička kola. Ovo ih čini znatno ekonomičnijim u radu.

25 MOS LOGIČKA KOLA -OSNOVI Korišćenjem FET tranzistora umjesto bipolarnih tranzistora pojednostavljuje se dizajn invertora. NMOS tehnika: logičke funkcije se rješavaju čisto sa N- kanalnim MOSFET-ovima. Najpogodnija, za kola sa vrlo visokim stepenom integracije (VLSI), su tzv. CMOS kola, koja koriste komplementarne MOSFET-ove. CMOS (complemeter MOS) tehnika: logičke funkcije se realizuju kombinacijom N i P-kanalnih MOSFET-ova. Kod CMOS kola uvijek jedan tranzistor radi u zasićenju a drugi je zakočen.

26 MOSFET MOSFET (metal-oxidesemiconductor field-effect transistors) : 4-terminalni naponski kontrolisan prekidač. Protok struje između source i drain-a ako je napon na gate-u dovoljno velik da kreira spojni kanal, inače je mosfet zakočen.

27 Fizička struktura NMOS tranzistora

28 MOS tranzistori

29 NMOS tranzistor kao prekidač NFET: n-tip source/drain difuzije u p-tip supstrat. Pozitivni naponski prag ; inverzija formira n-tip kanal.

30 PMOS tranzistor kao prekidač PFET: p-tip source/drain difuzije u n-tip supstrat. Negativni naponski prag ; inverzija formira p-tip kanal.

31 NMOS i PMOS u logičkim kolima NMOS transistor proveo, drain pulled down na Gnd PMOS transistor proveo, drain -pulled up na VDD.

32 Naponski nivoi CMOS kola CMOS logička kola se proizvode u verzijama sa sljedećim naponima napajanja: 5V 3,3V 2,5V 1,2V

33 Naponski nivoi kod CMOS-a

34 NOT kolo (invertor) realizovan NMOS tehnologijom

35 NMOS realizacija NAND kola

36 NMOS realizacija AND kola

37 NMOS realizacija NOR kola

38 NMOS realizacija OR kola

39 Struktura NMOS i CMOS kola Struktura NMOS kola; NMOS tranzistori kao pull-down network (PDN) Struktura CMOS kola

40 CMOS realizacija NOT kola CMOS najpopularnija tehnologija za gradnju logičkih krugova ili radi jedan ili drugi tranzistor

41 CMOS realizacija NAND kola

42 CMOS realizacija AND kola

43 CMOS realizacija NOR kola

44 Primjer 1. projektovanja logičkog kola sa CMOS tranzisorima

45 Primjer 2. projektovanja logičkog kola sa CMOS tranzisorima

46 FAN-in i Fan-out Visok fan-in NMOS NOR gate Visok fan-in NMOS NAND gate

47 BiCMOS logička kola BJT su bolji od CMOS tranzistorakadasu kapacitivnoopterećenidokcmos tranzistori imaju manje dimenzije. KombinacijaCMOS i BJTtranzistorau logičkim kolima tako da se prenesu najbolja svojstvaodobje tehnologijerezultovalaje u BiCMOS logičkoj familiji. CMOS tranzistorise nalazena ulazima i realizuju logičke funkcije dok se BJT nalaze na izlazu u vidu totem pole konfiguracije. PMOS NMOS VIn Q3 Q4 Q1 Q2 Vout 0 on off on/off off Log 1 1 off on off on/off Log 0

48 BiCMOS logička kola objašnjenje rada Pri niskom ulaznom naponu Vin, NMOS Q4 jezakočen, pa je i Q2 zakočen. PMOS Q3 vodi u omskomrežimu, pa je baza Q1 na visokom naponu i Q1 vodi. Veliki strujni kapacitet emitera Q1 brzo puni kapacitetc na izlazu (stanje Vout prije promjene napona Vin je bilo logička nula) logičkog kola. Kada napon Voutporaste blizu Vdd, Q1 će se zakočiti i neće trošiti snagu iz izvora Vdd. Pri pojavi visokog ulaznog napona Vin, Q3 i Q1 suzakočeni, a Q4 i Q2 provode pošto je stanje na izlazu Vout bila logička jedinica prije promjene stanja na ulazusa niskog na visoki napon. Q2 prazni kapacitet na izlazu svojom strujom kolektora. Kada napon Voutpadne nisko, Q2 se gasi i ne troši dalje struju.